在 PCIe 總線中，各種信號通過特定的物理層和數據鏈路層機制進行傳遞，以確保高速、高效且可靠的數據傳輸和設備間通信。以下是這些信號在 PCIe 總線中的傳遞方式：

1. 時鐘信號（REFCLK+ 和 REFCLK-）

• 傳遞方式：主機時鐘信號通過 PCIe 總線上的專用時鐘線路傳輸到設備端。PCIe 插槽使用這組信號與處理器系統同步，其頻率范圍為 100MHz±300ppm。

• 作用：為 PCIe 設備提供穩定的時鐘參考，確保設備與主機之間的數據傳輸同步，避免時鐘漂移導致的通信錯誤。

2. 復位信號（PERST#）

• 傳遞方式：通過邊帶信號線傳輸。

• 作用：用于復位 PCIe 插槽和 PCIe 設備。當該信號有效時，PCIe 設備將進行復位操作，初始化其內部邏輯和狀態。

3. 電源信號（Vcc 與 Vaux）

• 傳遞方式：通過電源線路傳輸。

• 作用：為 PCIe 設備提供所需的電能。Vcc 為主電源，用于設備的主要邏輯模塊；Vaux 為輔助電源，與電源管理相關的邏輯使用。

4. 數據信號

• 傳遞方式：PCIe 總線使用差分信號進行數據傳送。每個 Lane 由一對 Rx（接收）、Tx（發送）差分對組成。數據以串行方式在 Lane 上傳輸，然后在芯片內部進行串并轉換。

• 特點：差分信號具有抗干擾能力強、能有效抑制電磁干擾等優點。PCIe 鏈路可以支持多個 Lane，以提高數據傳輸帶寬。

5. 輔助信號（如 WAKE#、PRSNT1 和 PRSNT2）

• 傳遞方式：通過專用的信號線傳輸。

• 作用：WAKE# 用于設備喚醒請求；PRSNT1 和 PRSNT2 用于指示 PCIe 設備的熱插拔狀態。

6. 其他信號（如 JTAG 信號、SMBus 信號）

• 傳遞方式：通過特定的信號線或總線傳輸。

• 作用：JTAG 信號用于芯片內部測試；SMBus 信號用于管理處理器系統的外部設備，并收集外設的運行信息。

7. 信號傳遞機制

• 物理層：負責提供串行總線接口，實現數據比特傳輸。物理層還包含時鐘恢復模塊（CDR），用于從接收報文中提取接收時鐘，實現同步數據傳遞。

• 數據鏈路層：負責傳輸包的生成和分解，確保數據的可靠傳輸。數據鏈路層還包含錯誤檢測和糾正機制，以提高數據傳輸的準確性。

8. 時鐘恢復與同步

• 時鐘恢復：由于 PCIe 總線在物理鏈路上并沒有專門的時鐘線，因此接收端需要使用時鐘恢復模塊（CDR）從接收報文中提取接收時鐘。

• 同步機制：PCIe 總線使用基于時鐘的同步傳送機制，確保發送端和接收端的數據傳輸同步。